三星、SK海力士和美光正争夺10纳米以下制程的高地,一家中国厂商却悄悄在25纳米平台上打磨出解决智能驾驶存储痛点的关键技术。

在汽车驶过路口瞬间,传感器和摄像头同时工作产生超过1GB的数据要实时处理,车载芯片的计算单元已经准备就绪,却因为内存带宽不足,在等待数据时“干着急”……

这种业内称为“存储墙”的技术瓶颈,正随着人工智能和智能驾驶的普及而日益凸显。解决这个问题的关键,就藏在25纳米DRAM平台的技术创新中。


01 AI算力狂奔,存储成了“短木板”

近年来AI模型的参数规模呈现爆发式增长,从百万级跃升至万亿级,但硬件峰值浮点运算性能的增长速度与存储器带宽的提升速度严重失衡-3

这种失衡直接导致了“存储墙”问题——大量计算资源因等待数据而闲置

以当前主流的AI加速器为例,超过90%的能耗并非用于实际计算,而是消耗在存储单元和计算单元之间搬运数据的过程中-3。存储器的带宽、延迟、能耗与密度,已经成为决定AI系统整体性能的核心要素。

随着工艺节点向7纳米、5纳米、3纳米乃至2纳米演进,传统SRAM缓存也面临着面积缩放速度放缓、最小工作电压优化困境等挑战-3

这种情况下,如何在现有工艺条件下挖掘存储潜力,成为整个行业亟待解决的技术难题

02 25纳米工艺的突围,从“平面”到“立体”的创新

在追求更小制程节点的竞赛中,25纳米工艺看似不够尖端,却通过独特的结构创新,为DRAM性能提升开辟了新路径。

咱们来看看双面坚固体多晶硅技术,这项技术专为高密度DRAM开发。DSR利用离子注入引起的粗糙多晶硅转变,使存储电极的上侧和下侧都具有凹凸不平的表面-1

实验数据表明,采用DSR的2-FINs STC存储单元尺寸为0.72 µm²,表面积增加到比光滑多晶硅大1.8倍。更关键的是,使用25纳米厚的存储电极可以获得300 fF/bit的电容-1

这种创新不需要复杂制程步骤,也不需要特殊技术,却显著提升了存储性能,解决了传统工艺在微缩过程中电容下降的痛点-1

从平面走向立体,25纳米DRAM平台通过结构创新而非单纯制程微缩,实现了性能突破。这不就是咱们常说的“换个思路,海阔天空”嘛!

03 汽车电子的严苛考场,25纳米平台交出答卷

智能驾驶、车联网等应用对数据处理速度和可靠性提出了前所未有的高要求。汽车电子系统需要存储器在极端温度、震动环境下稳定工作,同时满足超低功耗要求-2

2022年,西安紫光国芯推出的国内首款面向车规级市场的超低功耗LPDDR4X内存产品,就是采用25纳米工艺制造的典型案例-2

该产品较LPDDR3功耗降低30%,单颗容量达到2Gb、4Gb、8Gb,数据传输率3200Mbps,且内嵌ECC确保高可靠性,通过了AEC-Q100车规级认证-2

车规级存储需要应对的不仅是性能挑战,更是可靠性、稳定性和长寿命的综合考验。华邦电子的技术路线图显示,其车规级DRAM产品从46纳米演进到25纳米,再到2024年下半年推向20纳米-7

这种渐进式的工艺演进,保证了产品成熟度和可靠性,是汽车电子领域最为看重的特质。说白了,汽车芯片可不像手机芯片,出了问题重启就行,车规级芯片必须做到万无一失。

04 存储技术前沿,25纳米节点的多维突破

25纳米的价值不仅仅体现在传统DRAM领域,更成为多种新型存储器技术突破的关键节点。

东北大学的研究团队成功开发了25纳米四重接口垂直磁隧道结器件,实现了超过十年的数据保持特性和至少10^11次的耐久性-6

这项技术的突破,为高密度STT-MRAM的发展开辟了道路,具有低功耗、高速度和优异可扩展性的特点,可以向下兼容2x纳米节点-6

另一项研究展示了在25纳米薄埋氧化物上制造的超紧凑单晶体管DRAM单元,门宽降至80纳米,门长35纳米,为嵌入式DRAM应用提供了新可能-9

这种1T-DRAM单元通过元稳定深度编程方法,提供了高达224μA/μm的读取电流余量值,在有限的面积内实现了出色的性能表现-9

25纳米平台就像一个技术试验场,各种新型存储架构在此验证、优化,为下一代存储技术的大规模应用奠定基础。这些探索看似微小,却可能孕育着未来存储技术的重大突破。

05 未来展望:从微缩竞赛到架构革命

半导体行业正处在一个转折点——单纯依靠制程微缩已经难以满足日益增长的计算需求。25纳米DRAM平台的创新实践,指向了存储技术未来发展的新方向。

三维堆叠技术被认为是突破存储密度瓶颈的关键路径。三星已经展示了通过垂直堆叠单元阵列晶体管实现3D DRAM的概念原型,通过将存储单元阵列晶圆与周边电路晶圆键合在一起,减少硅面积使用-8

广发证券的研究指出,4F2和类似于3D NAND领域的CBA技术,有望成为DRAM芯片进一步提升性能、功耗和面积效率的重要突破口-10

4F2结构布局需要将DRAM的晶体管和电容器进行3D垂直布局,这是平面内DRAM单元布局的最密排布,有望将DRAM单元尺寸较传统6F2缩小约30%-10

混合键合技术将在未来存储技术中扮演关键角色。海力士计划在10纳米以下节点采用4F2垂直栅极平台,结合混合键合工艺,实现更高密度与能效-10

对于25纳米DRAM平台而言,这些新技术的引入和融合,将使其在特定应用领域继续保持竞争力,特别是在对可靠性、功耗和成本敏感的场景中。


当一辆自动驾驶汽车在拥挤的城市街道穿行,它的激光雷达每秒钟产生数百万个数据点,摄像头持续捕捉高清影像,雷达监测周围物体的运动轨迹。这些数据洪流在车载25纳米DRAM平台中快速流动、被实时处理。

存储器不再是限制算力发挥的瓶颈,而是高效可靠的信息通道。从数据中心到边缘设备,从智能手机到智能汽车,25纳米工艺打造的存储平台正在我们看不见的地方,支撑着智能时代的每一次计算。